摘要：为了查明封装疲劳对绝缘栅双极型晶体管 ( 富士IGBT) 热特性的影响, 从封装结构的角度分析了焊料层空洞对 富士IGBT器件热稳定性的影响规律。首先建立了 富士IGBT芯片封装的有限元模型, 然后结合传热学分析了焊料层空洞大小、位置以及分布对 富士IGBT芯片最高结温的影响规律并进行了仿真, 最后基于加速寿命实验进行了验证。结果表明:空洞率相同时, 芯片对角线上的空洞对芯片最高结温的影响最大;位置相同时, 芯片顶点位置空洞大小的变化对芯片最高结温的影响最大;2种情况下, 单个空洞的影响均大于相同空洞率下的空洞分布影响, 而空洞分布中的中心集中分布对芯片最高结温的影响最大;芯片最高结温随空洞率增大而近似呈线性关系增大, 芯片结壳热阻与空洞率也近似呈线性关系增大, 验证了理论分析的正确性。研究结论可从封装疲劳的角度对 富士IGBT尽限应用提供指导。
随着电力电子变能装置功率等级的提升, 核心电力电子器件的芯片封装密度提高, 器件的芯片结温越来越高, 对器件的热可靠性提出了更加严苛的要求, 因此封装失效成为一个广泛关注的问题
[1]LUO Y F, XIAO F, LIU B L, et al.Failure analysis of power electronic devices and their applications under extreme conditions[J].Chinese Journal of Electrical Engineering, 2016, 2 (1) :91-100.[2]廖敏夫, 黄金强, 葛国伟, 等.国内外混合式断路器发展与研究现状[J].高电压技术, 2016, 42 (6) :1688-1694.LIAO Minfu, HUANG Jinqiang, GE Guowei, et al.Development and research of native and foreign hybrid circuit breaker[J].High Voltage Engineering, 2016, 42 (6) :1688-1694.[3]LUKAS T, ATLE R A, TILO P et al.Possible failure modes in press-pack IGBTs[J].Microelectronics Reliability, 2015, 55 (6) :903-911.[1-3]。有研究表明, 器件的芯片结温每升高10℃, 寿命就会降低一半, 而功率器件由于电压电流等级较高, 所以其失效基本上都与工作时能量过大而引起芯片整体或局部结温过高有关
[4-5]。功率器件的封装实现了内部结构与外部环境之间的电气、热和机械连接, 并为器件提供良好的散热途径, 保障了器件维持良好的热稳定性, 对提高功率器件封装可靠性具有重要作用, 但焊料层是器件封装结构的薄弱环节之一。因此, 有必要就焊料层缺陷对器件热稳定性进行研究。
[6-9], 进而又对传热特性产生影响, 造成器件安全工作区缩小, 严重影响器件的热稳定性。
[10-13]。张小玲等人主要采用有限元方法, 分析了芯片焊料层厚度、空洞等因素对大功率器件封装温度场
[14]张健, 张小玲, 吕长志, 等.IGBT焊料层中的空洞对器件热可靠性的影响[J].硅微电子学, 2011, 31 (5) :517-521.ZHANG Jian, ZHANG Xiaoling, LÜChangzhi, et al.Effect of die attach void on IGBT thermal reliability[J].Research and Progress of SSE, 2011, 31 (5) :517-521.[15]谢鑫鹏, 毕向东, 胡俊, 等.空洞对功率芯片粘贴焊料层热可靠性影响的分析[J].半导体技术, 2009, 34 (10) :1026-1031.XIE Xinpeng, BI Xiangdong, HU Jun, et al.Effects of voids on thermal reliability in power chip die attachment solder layer[J].Semiconductor Technology, 2009, 34 (10) :1026-1031.[16]田蕴杰, 张小玲, 谢雪松, 等.IGBT热疲劳工作对焊料层可靠性的影响[J].固体电子学研究与进展, 2014, 34 (3) :288-292.TIAN Yunjie, ZHANG Xiaoling, XIE Xuesong, et al.Thermal fatigue effects on IGBT die attach reliability[J].Research and Progress of SSE, 2014, 34 (3) :288-292.[17]徐玲, 周洋, 张泽峰, 等.IGBT模块焊料层空洞对模块温度影响的研究[J].中国电子科学研究院学报, 2014, 9 (2) :125-129.XU Ling, ZHOU Yang, ZHANG Zefeng, et al.Influence of solder vvoid to thermal distribution of IGBT module[J].Journal of CAEIT, 2014, 9 (2) :125-129.[14-17]和应力场
[18]的影响;虽然也对空洞对封装热特性影响机理进行了描述, 但各有侧重, 缺少在同一工况下的系统完整的机理描述和建模分析。
1 有限元建模分析
本文以某1 200 V/50 A半桥 富士IGBT器件为参考, 构建7层结构 (如图1所示) 的有限元热仿真模型。 富士IGBT模型材料参数如表1所示, 其中陶瓷覆铜板 (direct bonded copper, 简称DBC) 上铜层不规则, 以实际模块的封装形状和尺寸为准。由于半桥结构对称, 所以选取模块的1/2进行建模, 忽略铝线和其他接线端子, 如图2所示。
图1 富士IGBT封装7层结构示意图Fig.1 富士IGBT package schematic of seven layers
图2 富士IGBT器件的实物与有限元模型Fig.2 富士IGBT module and its finite element model
下载原图
1.2.1 单个空洞大小、位置对芯片最高结温的影响
表1 富士IGBT模型材料参数Table 1 富士IGBT material parameters of the proposed model
图3 焊料层空洞的典型位置Fig.3 Typical positions in solder layer
下载原图
由图4、图5可得, 在位置相同时, 空洞越大则芯片结温越高;在空洞大小相同时, 位置1和焊料层边缘位置特别是位置2处空洞对芯片最高结温的影响效果明显。
研究多个空洞对芯片最高结温的影响, 引入3种规则的空洞分布模型, 包括边缘分布、集中分布、均匀分布, 如图6所示。单个空洞大小相同, 研究空洞率范围为5%~50%时3种空洞分布对芯片最高结温的影响, 结果如图7所示。
引入传热学中的Fourier定律, 针对芯片焊料层空洞对芯片结温分布规律进行分析, 其数学表达式为
图4 位置1、4、5处空洞对芯片最高结温的影响Fig.4 Void’s influence at position 1, 4 and 5 on chip maxi-mum junction temperature
下载原图
图5 位置1、2、3处空洞半径对芯片最高结温的影响Fig.5 Void’s radium at position 1, 2, 3 on chip maximum junction temperature 下载原图
图6 3种典型空洞分布Fig.6 Three typical void distributions 下载原图
焊料层空洞位置对芯片结温的作用机理已经在文献[19]中分析过。在芯片中越靠近芯片中心, 垂直芯片方向温度梯度就越大, 因此如果空洞分布越往中心位置集中, 就会阻碍越多的热量向下传导, 芯片的结温也就越高, 如图7所示。
由上文可得, 在空洞率相同时, 单个芯片焊料空洞对芯片结温的影响比多个空洞大。在研究衬底焊料层空洞时, 重点研究单个空洞对芯片结温的影响。在衬底焊料层上取位置1、2、3, 对应图3相应位置, 衬底焊料层位于如图1所示的DBC下铜层和基板之间, 位置1、2、3在衬底焊料层内部, 位置6为衬底焊料层远离芯片正下方的位置。在位置1、2、3、6设置不同大小空洞, 研究单个空洞大小位置对芯片结温的影响。
在衬底焊料层中空洞大小、位置对芯片结温的作用机理与芯片焊料层空洞相关机理类似。衬底焊料层与芯片之间隔着芯片焊料层和DBC板, 衬底焊料层空洞不能直接对芯片结温施加影响, 因此空洞率相同时, 衬底空洞对芯片结温的影响明显不如芯片焊料层。
实验过程如图9所示。取一批样品进行温度冲击实验, 加速焊料层受热应力疲劳过程。温度冲击是由温度冲击实验箱完成的, 设置高温为135℃, 低温为-40℃, 对一批20个 富士IGBT样品进行连续冲击实验, 每隔约200个循环周期, 取出来测1次空洞的情况, 从中选取空洞情况满足要求的样品。分批次实验不同时间后, 获得不同的空洞情况, 然后利用超声波扫描显微镜来测量样品的芯片焊料层空洞率, 最后将样品接入电路, 施加相同的加热有功功率和散热条件, 待芯片结温稳定后分别用热敏参数法和红外探测法来测量芯片结温。
图7 3种典型空洞分布对芯片最高结温的影响Fig.7 Influence of three typical void distributions on chip maximum junction temperature 下载原图
图8 衬底焊料层不同位置空洞对芯片最高结温的影响Fig.8 Influence of voids at different positions in substrate solder layer on chip maximum junction temperature 下载原图
图9 实验流程图Fig.9 Flow chart of experiment 下载原图
2.1 热敏参数法测量芯片结温
在器件芯片正下方底板位置设置温度传感器测量器件底板壳温, 通过计算机软件控制大电流源滞后几s时间断开, 读出测试小电流下的芯片导通压降UCE。通过器件热敏参数曲线方程 (3) , 推算导通压降UCE对应的芯片结温θj。
2.2 红外探测法测量芯片最高结温
图1 0 超声波扫描显微镜测量芯片空洞情况Fig.10 Void measurement with SAM 下载原图
图1 1 富士IGBT芯片结温测试电路Fig.11 Testing schematic of 富士IGBT junction temperature
下载原图
图1 2 热敏参数测试曲线Fig.12 Measured curve using thermal sensitive parameter method 下载原图
图1 3 红外测试结果 (70 W加热有功功率) Fig.13 Testing results with infrared thermometer (70 W heating active power) 下载原图
图1 4 中心位置芯片最高结温与空洞率之间的关系Fig.14 Relationship between chip maximum junction temper-ature and void ratio at the chip center position
下载原图
图1 5 芯片衬底焊料层空洞率与结壳热阻之间的关系Fig.15 Relationship between void ratio in substrate solder layer and junction to case thermal resistance
下载原图
空洞大小与加热有功功率是相互独立的因素, 由概率统计2维随机变量分布函数特征, 在散热条件一定时, 对于中心和顶角位置, 芯片最高结温θjmax有如下关系
控制冷却水的流速和水温能改变散热器对器件基板的散热系数。在空洞大小, 芯片加热有功功率一定时, 分析基板散热系数α与芯片最高结温θjmax的关系, 仿真结果如图17所示。图17为5%空洞率和70 W、80 W、90 W加热有功功率下, 芯片最高结温随基板散热系数的变化曲线。
4 结论
图1 6 芯片最高结温与加热有功功率的关系Fig.16 Relationship between chip maximum junction temper-ature and heating active power at different positions 下载原图
图1 7 基板散热系数与芯片最高结温的关系Fig.17 Relationship between base plate heat dissipation factor and chip maximum junction temperature
下载原图
3) 在空洞位置和散热条件一定时, 空洞大小、芯片加热有功功率与芯片结温呈一定函数关系, 可基于有限元仿真规律和数据拟合得到, 掌握这一函数关系对预测芯片结温和极限使用边界具有重要意义。
版权所有：https://www.dianrong1.com 转载请注明出处
图6 3种典型空洞分布Fig.6 Three typical void distributions 下载原图
图7 3种典型空洞分布对芯片最高结温的影响Fig.7 Influence of three typical void distributions on chip maximum junction temperature 下载原图
图8 衬底焊料层不同位置空洞对芯片最高结温的影响Fig.8 Influence of voids at different positions in substrate solder layer on chip maximum junction temperature 下载原图
图9 实验流程图Fig.9 Flow chart of experiment 下载原图
图1 2 热敏参数测试曲线Fig.12 Measured curve using thermal sensitive parameter method 下载原图
